日 本 国 特 許 庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて る事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed that this Office.

出 願 年 月 日 ate of Application:

2000年 5月29日

願番号 plication Number:

特願2000-159100

顧人 licant (s):

富士通株式会社

2000年10月20日

特 許 庁 長 官 Commissioner, Patent Office





特2000-159100

【書類名】 特許願

【整理番号】 0051150

【提出日】 平成12年 5月29日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 G06F 17/50

【発明の名称】 ノイズ対策決定方法及び装置並びに記憶媒体

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 藤森 省吾

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山下 裕寛

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 山田 亮二

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 登坂 正喜

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 徳田 和彦

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

特2000-159100

株式会社内

【氏名】

米田 二朗

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

須和田 誠

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

小泉 健夫

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】

03-5424-2511

【先の出願に基づく優先権主張】

【出願番号】

特願2000-138681

【出願日】

平成12年 5月11日

【手数料の表示】

【予納台帳番号】 002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

.

【書類名】 明細書

【発明の名称】 ノイズ対策決定方法及び装置並びに記憶媒体

【特許請求の範囲】

【請求項1】 対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出ステップと、

該入力回路情報と該推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定ステップとを含むことを特徴とする、ノイズ対策決定方法。

【請求項2】 前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、

該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の 配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在す るか否かをチェックするシミュレーション・チェックステップと、

ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込みステップとを更に含むことを特徴とする、請求項1記載のノイズ対策決定方法。

【請求項3】 前記入力回路情報に対して、回路のルールチェック及び配線のトポロジチェックのうち、少なくとも一方を行うチェックステップを更に含むことを特徴とする、請求項1記載のノイズ対策決定方法。

【請求項4】 対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出手段と、

該入力回路情報と該推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定手段とを備えたことを特徴とする、ノイズ対策決定装置。

【請求項5】 コンピュータにノイズ対策を決定させるプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、

コンピュータに、対象となる回路のうち、少なくとも1つのネット分の入力回

路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を 算出させる推奨回路情報算出手順と、

コンピュータに、該入力回路情報と該推奨回路情報との比較し、異なる部分の 推奨回路情報をノイズ対策として決定させるノイズ対策決定手順とを行わせることを特徴とする、記憶媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ノイズ対策決定方法及び装置並びに記憶媒体に関し、特に大規模集積回路(LSI)、マルチチップモジュール(MCM)、プリント基板(PCB)等の電子回路を設計する際に、電子回路で発生し得るノイズを最小限に抑えて電子回路の正常な動作を保証するためのノイズ対策を決定するノイズ対策決定方法及び装置、並びにコンピュータにそのようなノイズ対策の決定を行わせるプログラムを格納したコンピュータ読み取り可能な記憶媒体に関する。

[0002]

近年、各種電子回路の小型化や高速化に伴い、電子回路を設計する際のノイズ 解析とノイズ対策が重要になってきている。ノイズ対策とは、ノイズ解析の結果 に基いて、電子回路で発生するノイズを抑えるために取られる各種対策を言う。

【従来の技術】

従来、電子回路を設計する際にノイズ解析を行うノイズ解析ツールとしては、様々なものが提案されている。ノイズ解析ツールは、電子回路の実装設計後に回路シミュレータを用いてノイズ解析及びノイズチェックを行い、ノイズを抑えるためのノイズ対策を決定する。電子回路の設計は、決定されたノイズ対策に基いて必要に応じて変更される。このような設計変更の後、再度ノイズ解析及びノイズチェックを行い、ノイズが許容範囲内に収まるまで上記の如き手順を繰り返す

[0003]

電子回路を設計する際に考慮するべき主なノイズは、反射ノイズとクロストークノイズである。通常、反射ノイズは、ドライバの内部抵抗と伝送線路の特性イ

ンピーダンスの不整合により発生する。この反射ノイズを抑えるために、特に1 対1伝送の場合には、ドライバの出力に直列にダンピング抵抗を挿入する方法が 提案されている。この方法によると、ドライバの内部抵抗値とダンピング抵抗値 との合計が伝送線路の特性インピーダンスと等しくなるように、ダンピング抵抗 値を選択する。

[0004]

1対1伝送以外の、例えば1対N伝送における反射ノイズは、配線トポロジに も大きく依存する。このため、配線トポロジの選択は手作業で行われ、設計者が 選択された配線トポロジに合わせた配線を行う。従って、回路シミュレータは、 配線情報に基いてノイズ解析とノイズチェックを行う。ノイズ解析の結果、許容 範囲を超えるノイズが存在する場合、配線トポロジの変更、配線トポロジに合わ せた再配線、ノイズ解析及びノイズチェックといった作業を繰り返し、最適な配 線トポロジを探し出す。

[0005]

他方、クロストークノイズは、ドライバの駆動能力と隣接するパターンのギャ ップに大きく依存する。通常、クロストークノイズの解析は、隣接するパターン の情報を必要とするため、電子回路の実装設計後に実装設計データを用いてノイ ズ解析とノイズチェックを行う。ここで、隣接するパターンの情報には、パター ンギャップ、パターン同士が平行に走る距離、伝送線路上でパターンが平行にな っている位置等を含む。

[0006]

しかし、近年の電子回路の更なる小型化及び高速化に伴い、ノイズ解析及びノ イズチェックを必要とするネットが増加し、設計工数が増大している。ネットと は、電子回路を設計する際に、着目する少なくとも1つの回路素子からなる部分 を言う。このため、回路設計、実装設計及びノイズ解析を手作業で繰り返す後戻 り処理を要さないノイズ対策が必要となる。つまり、回路設計及び実装設計前に 、少なくとも1ネット分の回路モデルを作成して、回路モデルを入力とするノイ ズ対策を決定する必要がある。

3

[0007]

【発明が解決しようとする課題】

回路設計及び実装設計前に、少なくとも1ネット分の回路モデルを作成してノイズ解析及びノイズ対策を行う場合でも、常に回路シミュレータによりノイズ対策を決定するのでは、回路シミュレータの処理時間が他の処理と比べると長いので、全体の処理時間が増大してしまう。このように、回路シミュレータの処理時間が長くなる問題は、特に設計、解析、対策(設計変更)、解析といった作業サイクルを繰り返す場合に顕著となる。このため、回路シミュレータの実行を最小限に抑えてノイズ対策を決定することが望まれていた。

[0008]

回路シミュレータの実行を最小限に抑えるには、上記反射ノイズ対策においても、回路シミュレータの結果を使用せずに、ダンピング抵抗値を選択する必要がある。しかし、配線の特性インピーダンスとドライバ素子の出力抵抗に整合するダンピング抵抗値を推奨回路情報とする場合、実際の伝送波形では問題が発生しなくても、入力回路情報に既に挿入されているダンピング抵抗値と一致しないために、ノイズ対策としてダンピング抵抗値の変更が必要であるという、過剰な制限を課する決定がなされる可能性があるという問題があった。

[0009]

又、配線トポロジの決定では、配線トポロジの選択と、配線変更と、ノイズ解析とを繰り返す必要があるが、配線トポロジの選択と配線変更とを設計者が行うのでは、作業に時間がかかりすぎるという問題があった。このため、配線トポロジの選択と、配線変更と、ノイズ解析とを短時間で繰り返して、最適な配線トポロジを選択してノイズ対策を決定することが望まれていた。

[0010]

更に、上記クロストークノイズの解析方法では、実装設計後の設計データを用いてノイズ解析及びノイズチェックを行う。従って、ノイズチェックの結果クロストークノイズの問題が発見されると、実装設計を変更する必要があり、設計工程に手作業で繰り返す後戻り処理が必要な部分が発生し、設計工程数が増大してしまうという問題があった。このため、手作業により繰り返す後戻り処理が必要な部分をなくして設計工程を短縮することが望まれていた。

4

[0011]

そこで、本発明は、上記の問題点を除去して上記の要望を満たすことのできる ノイズ対策決定方法及び装置並びに記憶媒体を提供することを目的とする。

[0012]

具体的には、回路設計及び実装設計を行う前にノイズ対策の決定を行うことができ、ノイズ対策を決定する際に回路シミュレータの実行を最小限に抑えることが可能で、設計工程に手作業で繰り返す後戻り処理が必要な部分を発生することなく高速にノイズ対策を決定することのできるノイズ対策決定方法及び装置並びに記憶媒体を提供することを第1の目的とする。

[0013]

又、本発明は、回路シミュレータの実行を必要とせず、且つ、過剰な制限を課することなく、ダンピング抵抗値の決定を可能とするノイズ対策決定方法及び装置並びに記憶媒体を提供することを第2の目的とする。

[0014]

本発明は、回路設計及び実装設計を行う前に、実際の基板上での相対的な位置 関係から最適な配線トポロジの決定を可能とするノイズ対策決定方法及び装置並 びに記憶媒体を提供することを第3の目的とする。

[0015]

更に、本発明は、回路設計及び実装設計を行う前に、クロストークノイズの解析して、クロストークノイズを考慮したノイズ対策の決定を可能とするノイズ対策決定方法及び装置並びに記憶媒体を提供することを目的とする。

[0016]

【課題を解決するための手段】

上記課題は、対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出ステップと、該入力回路情報と該推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定ステップとを含むことを特徴とするノイズ対策決定方法によって達成できる。本発明によれば、上記第1の目的を達成できる。

[0017]

ノイズ対策決定方法は、前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在するか否かをチェックするシミュレーション・チェックステップと、ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込みステップとを更に含んでも良い。本発明によれば、上記第2の目的を達成できる。

[0018]

ノイズ対策決定方法は、前記回路を構成する部品ピンの位置と配線トポロジと に基いて決定されるマンハッタン長を配線長として含む入力回路情報を出力する 回路情報出力ステップを更に含んでも良い。本発明によれば、上記第3の目的を 達成できる。

[0019]

ノイズ対策決定方法は、前記ノイズ対策の決定後に、解析対象となる着目ネットの回路情報と着目ネットに隣接する隣接ネットの回路情報とからなる入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、該シミュレーションモデルを用いて回路シミュレーションを行い、該着目ネットを伝播する信号波形とクロストークノイズ波形を算出して合成することでノイズ合成波形を求め、該ノイズ合成波形に基いて許容範囲を超えるノイズが存在するか否かをチェックするシミュレーション・チェックステップと、ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込みステップとを更に含んでも良い。本発明によれば、上記第4の目的を達成できる。

[0020]

従って、本発明によれば、回路設計及び実装設計を行う前にノイズ対策の決定を行うことができ、ノイズ対策を決定する際に回路シミュレータの実行を最小限に抑えることが可能で、設計工程に手作業で繰り返す後戻り処理が必要な部分を

発生することなく高速にノイズ対策を決定することのできるノイズ対策決定方法 及び装置並びに記憶媒体を実現できる。

[0021]

【発明の実施の形態】

本発明になるノイズ対策決定方法及び装置並びに記憶媒体の各実施例を、以下に図面と共に説明する。

[0022]

【実施例】

先ず、本発明になるノイズ対策決定装置の第1実施例を説明する。ノイズ対策 決定装置の第1実施例は、本発明になるノイズ対策決定方法の第1実施例及び本 発明になるコンピュータ読み取り可能な記憶媒体の第1実施例を用いる。第1実 施例では、本発明がコンピュータシステムに適用されている。図1は、第1実施 例において本発明が適用されるコンピュータシステムを示す斜視図であり、説明 の便宜上、同図に示すコンピュータシステムが以下の各実施例で用いられるもの とする。

[0023]

図1に示すコンピュータシステム100は、大略CPUやディスクドライブ等を内臓した本体部101、本体部101からの指示により表示画面102a上に画像を表示するディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイの表示画面102a上の任意の位置を指定するマウス104及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105を有する。

[0024]

ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる、コンピュータシステム100にノイズ対策決定機能を持たせるプログラム(ノイズ対策決定ソフトウェア)は、コンピュータシステム100に入力されてコンパイルされる。本発明になる記憶媒体は、プログラムを格納した、例えばディス

ク110等の記録媒体からなる。本発明になる記憶媒体を構成する記録媒体は、ディスク110、ICカードメモリ、フロッピーディスク、光磁気ディスク、CD-ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。

[0025]

図2は、コンピュータシステム100の本体部101内の要部の構成を説明するブロック図である。同図中、本体部101は、大略バス200により接続されたCPU201、RAMやROM等からなるメモリ部202、ディスク110用のディスクドライブ203及びハードディスクドライブ204からなる。本実施例では、ディスプレイ102、キーボード103及びマウス104も、図示の如くバス200を介してCPU201に接続されているが、これらは直接CPU201に接続されていても良い。又、ディスプレイ102は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU201に接続されていても良い。

[0026]

尚、コンピュータシステム100の構成は図1及び図2に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。

[0027]

図3は、第1実施例におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。本実施例では、対象となる電子回路の回路設計及び実装設計を行う前に、回路シミュレータを用いずにノイズ対策を決定する。同図中、ノイズ対策決定処理が開始されると、ステップ1は対象となる電子回路の少なくとも1ネット分の入力回路情報をキーボード103又は外部装置から入力し、ステップ2は、入力回路情報を、例えばメモリ部202等の記憶手段に格納する。ステップ3は、メモリ部202から読み出された入力回路情報に基いて、計算式によりノイズが最小になると考えられる推奨回路情報を算出する。推奨回路情報は、ダンピング抵抗値、ドライバ・抵抗間の配線長、抵抗・レシーバ間の配線長、配線分岐点の位置、抵抗・分岐点間の配線長、分岐点・レシーバ間の配線

長、ドライバ駆動能力、負荷数(レシーバ数)等からなる。ステップ4は、算出された推奨回路情報を、例えばメモリ部202等の記憶手段に格納する。ステップ5は、メモリ部202から読み出された入力回路情報と推奨回路情報とを比較し、異なる部分の推奨回路情報をノイズ対策として決定する。ステップ6は、決定されたノイズ対策を、例えばディスプレイ102に表示することで出力する。

図4は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第2実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図3と同一ステップには同一符号を付し、その説明は省略する。本実施例では、上記第1実施例で決定されたノイズ対策を、回路シミュレータの解析結果を用いて更に絞り込み、より限定されたノイズ対策を決定する。

[0028]

図4において、ステップ7は、ステップ5で求められたノイズ対策に基いて回路モデル、即ち、シミュレーションモデルを作成する。ステップ8は、作成された回路モデルを、回路シミュレータを用いて解析する。ステップ9は、回路シミュレータの解析結果に基いて、問題となるノイズ、即ち、許容範囲を超えるノイズが発生するか否かをチェックする。ノイズチェックは、回路シミュレータにより出力される、例えば電子回路の配線を伝播する信号波形に存在するノイズを検出することで行う。ステップ10は、ノイズチェックの結果を分類し、ステップ6により出力されたノイズ対策を、分類されたノイズチェックの結果に関係する部分のみに絞り込む。ステップ11は、絞り込まれたノイズ対策を、例えばディスプレイ102に表示することで出力する。

[0029]

このように、上記第1及び第2実施例によれば、少なくとも1ネット分の回路情報を入力することで、対象となる電子回路の回路設計及び実装設計を行う前にノイズ対策を決定することができる。又、計算式に基いた推奨回路情報を求めることで、第2実施例のように、回路シミュレータの実行を最小限に抑えてノイズ対策を決定することができる。

[0030]

上記第2実施例において、ステップ1で入力される入力回路情報は、図5に示す如き1ネット分の情報である。図5に示す入力回路情報は、抵抗値がR0=20 Ω のドライバ、配線長L=20mmでインピーダンスZ0=60 Ω の配線、抵抗値Rs=10 Ω の抵抗、配線長L=20mmでインピーダンスZ0=60 Ω の配線及びレシーバからなる。この場合、図5に示す入力回路情報の他に、ネットのクロック周波数、ピン間の遅延、パターン上の信号伝播速度、層構成、パターン幅等を入力しても良い。

[0031]

ステップ3は、入力回路情報に基いて、計算式によりノイズが最小になると考えられる推奨回路情報を求める。ここでは、説明の便宜上、図5に示す入力回路情報に基いて求めた推奨回路情報が、ダンピング抵抗値からなる場合を説明する。図5に示す入力回路情報について、例えば入力波形の1回目の立ち上がり電圧が、回路の正常動作を保証する最大電圧VIH-2と一致するダンピング抵抗値が12Ω、入力波形の1回目の立ち上がり電圧が、回路の正常動作を保証する最小電圧VIH-1と一致するダンピング抵抗値が67Ωであるとステップ8で算出されると、推奨回路情報のダンピング抵抗値は、12~67Ωとなる。

[0032]

図6は、1回目の立ち上がり電圧と、回路の最大電圧VIH-2,最小電圧VIH-1との関係を示す図である。同図中、縦軸は電圧、横軸は時間を示す。この場合、ステップ5は、1回目の立ち上がり電圧が、図6中、点線で示す最大電圧VIH-2以下で最小電圧VIH-1以上の範囲に収まるようなダンピング抵抗値を、ノイズ対策として求める。つまり、ステップ5は、入力回路情報のダンピング抵抗値が10 Ω であり、推奨回路情報のダンピング抵抗値が12 \sim 67 Ω であるため、これらを比較することで、入力回路情報のダンピング抵抗値を推奨回路情報のダンピング抵抗値である12 \sim 67 Ω に変更することを、ノイズ対策として決定する。

[0033]

又、図5に示す入力回路情報において、ダンピング抵抗値の算出に、リングバック時の電圧を考慮しても良い。リングバック時の電圧が、最小電圧VIH-1

と一致するダンピング抵抗値が14Ωと算出されたとする。この場合、入力波形の1回目の立ち上がり電圧が最大定格電圧と一致するダンピング抵抗値は12Ωと比較し、大きい方の14Ωがダンピング抵抗値の最小値として採用されるため、推奨回路情報のダンピング抵抗値は14~67Ωとなる。図7は、リングバック時の電圧と最小電圧VIH-1との関係を示す図である。同図中、縦軸は電圧、横軸は時間を示す。従って、この場合には、1回目の立ち上がり電圧に加え、リングバック時の電圧が図7中点線で示す最小電圧VIH-1以上の範囲に収まるようなダンピング抵抗値を、ノイズ対策として決定する。

[0034]

図8は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第3実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図4と同一ステップには同一符号を付し、その説明は省略する。本実施例では、入力回路情報を入力する際に、配線の引き回しと配線長の入力を省略するために、回路を構成する入出力(I/O)バッファ等の部品ピンの位置を入力し、部品ピンの位置と配線トポロジとから求まるマンハッタン長を配線長として使用する。

[0035]

図8において、ステップ1は、配線の引き回しと配線長の入力を省略するために、回路を構成する部品ピンの位置、即ち、配置位置を入力回路情報として入力する。従って、ステップ13は、配置位置を入力回路情報としてメモリ部202等の記憶手段に格納する。ステップ15は、入力回路情報としてメモリ部202から読み出された配置位置と、指定された配線トポロジとに基いて、マンハッタン長又は仮配線長を配線長として算出する。ステップ16は、算出された配線長は、回路情報としてメモリ部202等の記憶手段に格納される。従って、本実施例では、ステップ3は、配線長、即ち、マンハッタン長に基いて推奨回路情報を算出する。

[0036]

次に、本実施例において、I/Oバッファの配置位置と配線トポロジとから求 まるマンハッタン長を配線長として使用する場合について説明する。図9は、配 線の引き回しを行わずに I/Oバッファの配置位置を入力する場合を示す図である。同図中、括弧内に示された座標は、各 I/Oバッファの配置位置を表している。この場合、出力バッファ(ドライバ)が座標(15,90)に配置され、入力バッファ(レシーバ)が座標(120,50)と座標(95,175)に配置されている。ここで、配線トポロジとして「スター型」が指定されていると、ステップ15は、先ず配線トポロジに合うように分岐点の位置を座標(20,95)と算出する。つまり、指定された配線トポロジが「スター型」であるため、分岐点からレシーバまでのマンハッタン長が2つのレシーバで等しくなるように、且つ、ドライバから分岐点までの距離ができるだけ短くなるように、分岐点の位置が決められる。同図に示す場合、座標の単位をmmとすると、ドライバから分岐点までの配線長は15mm、ドライバから各レシーバまでの配線長は150mmと、マンハッタン長で算出される。以後、この配線長が入力回路情報の配線長として用いられる。

[0037]

尚、変形例として、配線トポロジの指定を行わずに、予め選択し得る配線トポロジを定義しておき、順番に配線トポロジを変えてマンハッタン長で配線長を算出することもできる。この場合、選択し得る配線トポロジとしては、「スター型」、「負荷集中型」、「いもづる(チェーン)型」、「H型」等がある。

[0038]

図10は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第4実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図8と同一ステップには同一符号を付し、その説明は省略する。本実施例では、配線トポロジを指定せず、選択し得る全ての配線トポロジを用いてノイズチェックまでの処理を繰り返し、ノイズチェックの結果から最適な配線トポロジを決定する。

[0039]

図10において、ステップ15は、入力回路情報としてメモリ部202から読み出された配置位置と、選択し得る配線トポロジのうち最初の配線トポロジとに基いて、マンハッタン長を配線長として算出する。ステップ9-1は、ノイズチ

ェックを行うと共に、選択し得る配線トポロジが残っているか否かも判断し、判断結果がYESであると、処理はステップ15へ戻る。従って、ステップ15,16,7,8,9-1は、選択し得る配線トポロジがなくなりステップ9-1での判断結果がNOとなるまで繰り返される。この結果、ステップ17は、繰り返し行ったノイズチェックの結果に基き、最適な配線トポロジをノイズ対策として求め、ステップ18は、求められた最適な配線トポロジを出力する。

[0040]

図11は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第5実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図8と同一ステップには同一符号を付し、その説明は省略する。本実施例では、クロストークノイズを考慮したノイズチェックを行う。

[0041]

図11において、ステップ1で入力される入力回路情報のうち、解析対象となる着目ネットに関する回路情報はステップ2においてメモリ部202等の記憶手段に格納され、着目ネットに隣接する隣接ネットに関する回路情報はステップ19においてメモリ部202等の記憶手段に格納される。ステップ7-1は、着目ネットと隣接ネットとのシミュレーションモデルを作成する。従って、ステップ9は、このシミュレーションモデルに基いて回路シミュレーションを実行することにより、着目ネットの伝播信号波形とクロストークノイズ波形を算出し、伝播信号波形とクロストークノイズ波形を奇成してノイズ合成波形を求める。又、ステップ9は、ノイズ合成波形に基いてノイズチェックを行う。

[0042]

図12は、着目ネットと隣接ネットの回路情報を説明する図である。同図に示すように、ネット内でクロストークを考慮するべき部分を指定し、パターンギャップも合わせて入力する。この場合、着目ネットの回路情報は、ドライバ、配線長L=150mmでインピーダンスZ0=60 Ω の配線、配線長L=20mmでインピーダンスZ0=60 Ω の配線及びレシーバからなる。隣接ネットの回路情報は、ドライバ、配線長L=100mmでインピーダンスZ0=70 Ω の配線、

配線長L=20mmでインピーダンスZ0=70Ωの配線及びレシーバからなる。又、パターンギャップGapは1.27mmである。ステップ8では、回路シミュレータのモデルを作成する際に、クロストーク部分のモデルを作成し、回路シミュレータから出力されるクロストークノイズ波形と、着目ネットの伝播信号波形とを合成してノイズ合成波形を求める。ノイズチェックは、このノイズ合成波形に基いて行われる。

[0043]

図13は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第6実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図11と同一ステップには同一符号を付し、その説明は省略する。本実施例では、隣接ネットの回路情報を入力する代わりに、着目ネットと同一構成のネットが一定のパターンギャップで隣接しているものとしてシミュレーションモデルを作成する。

[0044]

図13において、ステップ19-1は、着目ネットに関する回路情報を、着目ネットに隣接する隣接ネットに関する回路情報としてメモリ部202等の記憶手段に格納している。つまり、着目ネットと同一構成のネットが一定のパターンギャップで隣接しているものとして、隣接ネットの回路情報を自動発生させる。ステップ7-1は、この隣接ネットに関する回路情報を用いて、着目ネットと隣接ネットとのシミュレーションモデルを作成する。

[0045]

図14は、着目ネットと隣接ネットの回路情報を説明する図である。同図に示すように、ネット内でクロストークを考慮するべき部分を指定し、着目ネットと同一構成のネットが、一定のパターンギャップで隣接しているものとすることで、隣接ネットの回路情報を自動発生させる。この場合、着目ネットの回路情報は、ドライバ、配線長L=150mmでインピーダンスZ0=600の配線、配線長L=20mmでインピーダンスZ0=600の配線及びレシーバからなる。自動発生される隣接ネットの回路情報は、同じくドライバ、配線長L=150mmでインピーダンスZ0=600の配線、配線長L=20mmでインピーダンスZ

0=60Ωの配線及びレシーバからなり、パターンギャップGapは1.27mmで一定である。ステップ8では、回路シミュレータのモデルを作成する際に、クロストーク部分のモデルを作成し、回路シミュレータから出力されるクロストークノイズ波形と、着目ネットの伝播信号波形とを合成してノイズ合成波形を求める。ノイズチェックは、このノイズ合成波形に基いて行われる。

[0046]

図15は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第7実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図13と同一ステップには同一符号を付し、その説明は省略する。本実施例では、着目ネットと隣接ネットとのパターンギャップを変更しながらシミュレーションモデルの作成からノイズチェックまでの処理を繰り返すことで、ノイズが許容範囲内となる最小のパターンギャップを求めてノイズ対策として出力する。

[0047]

図15において、ステップ7-2は、着目ネットの回路情報及び隣接ネットの回路情報に加え、着目ネットと隣接ネットとのパターンギャップの最小値、最大値及び刻みに基いてシミュレーションモデルを作成する。又、ステップ9-2は、パターンギャップの最小値で隣接ネットの回路情報を作成し、クロストークを考慮したノイズチェックを行うと共に、ノイズが許容範囲を超える場合には、刻み分だけパターンギャップを広げて処理をステップ7-2へ戻す。これにより、ノイズが許容範囲内となるまでステップ7-2、8、9-2の処理を繰り返し、ステップ21は、ノイズが許容範囲内となる最小のパターンギャップをノイズ対策として求め、ステップ22は求められたノイズ対策を出力する。

[0048]

尚、上記各実施例における処理は、回路設計されたデータに基いて行っても、 実装設計されたデータに基いて行っても良い。又、配線トポロジをノイズ対策と して出力するノイズ対策決定方法と同様に、選択し得る全ての組み合わせを事項 することにより、最適な抵抗値、分岐長、配線の特性インピーダンス、配線パタ ーン幅等をノイズ対策として出力するようにしても良い。

[0049]

次に、具体的な入力回路情報に対して求められる推奨回路情報及びノイズ対策 について説明する。以下の説明では、便宜上、推奨回路情報及びノイズ対策が図 8に示す第3実施例により求められるものとする。

[0050]

[0051]

図17は、図16に示す入力回路情報に対して求められる推奨回路情報を示す図である。図17に示す推奨回路情報は、配線トポロジが負荷集中型であり、配線パターンの特性インピーダンスZ0=60 Ω 、配線パターンの伝送遅延時間Td=7.0 n s/mである。又、出力抵抗R0=10 Ω 、立ち上がり時間Tr=0.7 n s、立下り時間Tf=0.6 n sのドライバ(DV)、配線長L2=0~35 mmの配線、抵抗値Rs=40~60 Ω のダンピング抵抗、配線長L1=150 mmの配線、配線長L3=0~35 mmの配線、配線長L4=0~35 mmの配線、レシーバRV1D0 で

[0052]

この場合、ダンピング抵抗の抵抗値Rsの推奨値40 $\Omega \le Rs \le 60\Omega$ は、配線の特性インピーダンスZ0及びドライバ (DV) の出力抵抗R0から算出する。ドライバ (DV) とダンピング抵抗との間の配線長L2の推奨値0 $\le L$ 2 ≤ 3 5 mmは、配線パターンの伝送遅延時間Td, ドライバ (DV) の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とレシーバ (RV1) との間の配線長L3の推奨値0 $\le L$ 3 ≤ 3 5 mmは、配線パターンの伝送遅延時間Td, ドライバ (DV) の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とレシーバ (RV2) との間の配線長L4の推奨値0 $\le L$ 4 ≤ 3 5 mmは、配

線パターンの伝送遅延時間 Td, ドライバ (DV) の立ち上がり時間 Tr 及び立下り時間 Tf から算出する。

[0053]

ノイズ対策は、図16に示す入力回路情報と、図17に示す推奨回路情報との相違点に基いて決定される。この場合、決定されるノイズ対策は、例えば抵抗値が40~60 Ω のダンピング抵抗Rsをドライバ (DV) から0~35mmの位置に追加すること、分岐点とレシーバ (RV2) との間の配線長L4を0~35mmに変更すること等である。

[0054]

図18は、他の入力回路情報を示す図である。この場合、配線トポロジはスター型であり、配線パターンの特性インピーダンスZ0=60 Ω 、配線パターンの伝送遅延時間Td=7.0ns/mである。入力回路情報は、出力抵抗R0=10 Ω 、立ち上がり時間Tr=0.7ns、立下り時間Tf=0.6nsのドライバ(DV)、配線長L1=20mmの配線、配線長L2=150mmの配線、配線長L3=150mmの配線、負荷容量値C1=3pFのレシーバRV1及び負荷容量値C2=7pFのレシーバRV2を含む。

[0055]

図19は、図18に示す入力回路情報に対して求められる推奨回路情報を示す図である。図19に示す推奨回路情報は、配線トポロジが負荷集中型であり、配線パターンの特性インピーダンスZ0=60 Ω 、配線パターンの伝送遅延時間Td=7.0ns/mである。又、出力抵抗R0=10 Ω 、立ち上がり時間Tr=0.7ns、立下り時間Tf=0.6nsのドライバ(DV)、配線長L1=0 \sim 35mmの配線、配線長L4=0 \sim 20mmの配線、配線長L5=0 \sim 20mmの配線、抵抗値Rs1=20 \sim 40 Ω のダンピング抵抗、抵抗値Rs2=20 \sim 40 Ω のダンピング抵抗、配線長L3=150mmの配線、負荷容量値C1=3pFのレシーバRV1及び負荷容量値C2=7pFのレシーバRV2を含む。

[0056]

この場合、ダンピング抵抗の抵抗値Rs1の推奨値(最大値)Rs1≦40Ω

及びダンピング抵抗の抵抗値Rs2の推奨値(最大値)Rs2 \leq 40 Ω は、配線の特性インピーダンスZ0及びドライバ(DV)の出力抵抗R0から算出する。又、ダンピング抵抗の抵抗値Rs1の推奨値(最小値)20 Ω \leq Rs1及びダンピング抵抗の抵抗値Rs2の推奨値(最小値)20 Ω \leq Rs1及びダンピング抵抗の抵抗値Rs2の推奨値(最小値)20 Ω \leq Rs2は、レシーバ(RV1)の負荷容量値C1とレシーバ(RV2)の負荷容量値C2から算出する。ドライバ(DV)と分岐点との間の配線長L1の推奨値0 \leq L1 \leq 35 mmは、配線パターンの伝送遅延時間Td,ドライバ(DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とダンピング抵抗Rs1との間の配線長L4の推奨値0 \leq L4 \leq 20 mmは、配線パターンの伝送遅延時間Td,ドライバ(DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とダンピング抵抗Rs2との間の配線長L5の推奨値0 \leq L5 \leq 20 mmは、配線パターンの伝送遅延時間Td,ドライバ(DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。

[0057]

ノイズ対策は、図18に示す入力回路情報と、図19に示す推奨回路情報との相違点に基いて決定される。この場合、決定されるノイズ対策は、例えば抵抗値が20~40Ωのダンピング抵抗Rs1を分岐点とレシーバ(RV1)との間の、分岐点から0~35mmの位置に追加すること、抵抗値が20~40Ωのダンピング抵抗Rs2を分岐点とレシーバ(RV2)との間の、分岐点から0~35mmの位置に追加すること等である。

[0058]

図20は、更に他の入力回路情報を示す図である。この場合、配線トポロジはスター型であり、配線パターンの特性インピーダンスZ0=60 Ω 、配線パターンの伝送遅延時間Td=7.0ns/mである。入力回路情報は、出力抵抗R0=40 Ω 、立ち上がり時間Tr=0.7ns、立下り時間Tf=0.6nsのドライバ(DV)、配線長L1=20mmの配線、配線長L2=150mmの配線、配線長L3=150mmの配線、配線長L4=150mmの配線、負荷容量値C1=3pFのレシーバRV1、負荷容量値C2=3pFのレシーバRV2及び負荷容量値C3=4pFのレシーバ(RV3)を含む。

[0059]

図 2 1 は、図 2 0 に示す入力回路情報に対して求められる推奨回路情報を示す図である。図 2 1 に示す推奨回路情報は、配線トポロジが負荷集中型であり、配線パターンの特性インピーダンス Z 0 = 6 0 Ω 、配線パターンの伝送遅延時間 Z d = 7.0 n s/mである。又、出力抵抗 Z R の = 4 0 Z の 立ち上がり時間 Z r = 0.7 n s、立下り時間 Z f = 0.6 n s のドライバ(D V)、配線長 Z f = 1 5 0 mmの配線、配線長 Z f = 0 Z f = 5 5 mmの配線、配線長 Z f = 0 Z f = 5 5 mmの配線、配線長 Z f = 0 Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーバ Z f = 3 p F のレシーバ Z f = 4 p F のレシーグ Z f = 4

[0060]

この場合、配線の特性インピーダンスZ0=60 Ω 、ドライバ (DV) の出力抵抗R0=40 Ω 、レシーバ数 (この場合3個)、各レシーバ (RV1~RV3)の負荷容量値C1=C2=3pF, C3=4pFから、配線トポロジとして負荷集中型を選択する。ドライバ (DV) と分岐点との間の配線長L1の推奨値L1=150mmは、配線トポロジと配線長L1=20mm, L2=150mm, L3=150mmから算出する。分岐点とレシーバ (RV1) との間の配線長L2の推奨値0 \le L2 \le 55mmは、配線パターンの伝送遅延時間Td,ドライバ (DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とレシーバ (RV2) との間の配線長L3の推奨値0 \le L3 \le 55mmは、配線パターンの伝送遅延時間Td,ドライバ (DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。分岐点とレシーバ (RV2)との間の配線長L3の推奨値0 \le L4 \le 55mmは、配線パターンの伝送遅延時間Td,ドライバ (DV)の立ち上がり時間Tr及び立下り時間 Tfから算出する。分岐点とレシーバ (RV3)との間の配線長L4の推奨値0 \le L4 \le 55mmは、配線パターンの伝送遅延時間Td,ドライバ (DV)の立ち上がり時間Tr及び立下り時間Tfから算出する。

[0061]

ノイズ対策は、図20に示す入力回路情報と、図21に示す推奨回路情報との相違点に基いて決定される。この場合、決定されるノイズ対策は、例えば配線トポロジを負荷集中型に変更する、ドライバ(DV)と分岐点との間の配線長L1を150mmに変更する、分岐点とレシーバ(RV1)との間の配線長L2を0

 ~ 55 mmに変更する、分岐点とレシーバ(RV2)との間の配線長L3を0 \sim 55 mmに変更する、分岐点とレシーバ(RV3)との間の配線長L4を0 \sim 55 mmに変更すること等である。

[0062]

尚、推奨回路情報は、上記各実施例と共に説明した情報に限定されるものではない。推奨回路情報には、例えばドライバとダンピング抵抗との間の配線長、分岐点と各レシーバとの間の配線長、ドライバと各レシーバとの間の線長差、ダンピング抵抗値、ダンピング抵抗の挿入位置、プルアップ抵抗値、プルダウン抵抗値、プルアップ電圧値、ドライバの駆動能力、1つのドライバに対してレシーバをいくつ設けるか等の負荷数、配線トポロジ等をも用い得る。

[0063]

図22は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第8実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図4と同一ステップには同一符号を付し、その説明は省略する。本実施例では、入力回路情報に対してルールチェック及びトポロジチェックを行い、いずれかのチェックにおいてエラーが見つかると、エラーを修正するためのアドバイスを表示することで、回路修正の時間の短縮及びアドバイスの精度向上を図るものである。

[0064]

図22において、ステップ41は、入力回路情報に対して回路のルールチェックを行い、ルールエラーが見つかったか否かを判定する。回路のルールチェックでは、配線に関しては断線、ループ(短絡)、アンテナ配線の有無等をチェックし、論理に関しては回路にドライバしかない、レシーバしかない、オープンドレインの回路にプルアップ抵抗がない等をチェックして、回路の共通的、且つ、基本的なチェックを行う。これにより、早い段階で入力回路情報のルールエラーを見つけることができる。ステップ41の判定結果がNOであると、ステップ42は、見つけられたルールエラーに対して入力回路情報をどのように修正するべきかを示すアドバイスをディスプレイ102に表示する。ステップ42の後、処理はステップ1へ戻り、オペレータはアドバイスに従ってルールエラーを取り除く

ように入力回路情報を修正する。

[0065]

他方、ステップ41の判定結果がYESであると、ステップ43は、入力回路情報に対して配線のトポロジチェックを行い、トポロジエラーが見つかったか否かを判定する。配線のトポロジ(配線トポロジとも言う)とは、回路の配線がどのように接続されているかにより分類したもので、1:1型を含む負荷集中型、スター型、いもづる型等がある。回路の配線は、これらのいずれかの型に従った接続とすることで例えば良い信号波形等の良い特性を得ることができる。このため、回路がどの配線トポロジに従って配線されたかをチェックし、型からはずれた箇所を見つけることで、早い段階で入力回路情報のトポロジエラーを見つけることができる。ステップ43の判定結果がNOであると、ステップ44は、見つけられたトポロジエラーに対して入力回路情報をどのように修正するべきかを示すアドバイスをディスプレイ102に表示する。ステップ44の後、処理はステップ1へ戻り、オペレータはアドバイスに従ってトポロジエラーを取り除くように入力回路情報を修正する。

[0066]

ステップ43の判定結果がYESであると、処理はステップ3へ進む。つまり、入力回路情報に対する回路のルールチェック及び配線のトポロジチェックを行った結果、エラーが見つからない場合には、チェック済みの入力回路情報に基いて上記第2実施例の如く推奨回路情報が算出される。ステップ3以降の処理は、上記第2実施例の場合と同じである。

[0067]

尚、ステップ41及びステップ43を行う順序は、逆であっても良い。つまり、ステップ43のトポロジチェックの結果、トポロジエラーがない場合にステップ41のルールチェックを行い、ルールエラーがない場合にステップ3の処理へ進むようにしても良い。

[0068]

このように、本実施例によれば、例えばステップ9において波形解析等により ノイズチェックを行った結果に基いて入力回路情報を修正する場合と比較すると 、早い段階でルールエラー及びトポロジエラーを見つけることができる。又、ルールエラー及びトポロジエラーのいずれかのエラーが見つかると、エラーを修正するためのアドバイスを表示するので、回路修正の時間の短縮すると共に、アドバイスの精度向上することができる。

[0069]

図23は、本発明になるノイズ対策決定方法及び装置及び記憶媒体の第9実施例が適用されるコンピュータシステム100におけるCPU201のノイズ対策決定処理を説明するためのフローチャートである。同図中、図22と同一ステップには同一符号を付し、その説明は省略する。本実施例でも、入力回路情報に対してルールチェック及びトポロジチェックを行い、いずれかのチェックにおいてエラーが見つかると、エラーを修正するためのアドバイスを表示することで、回路修正の時間の短縮及びアドバイスの精度向上を図るものである。

[0070]

図23において、ステップ51は、回路図を入力し、各種設定を行う。又、ステップ52は、設計条件の入力、設計指標の入力、観測点の指定、チェック項目の指定等を行う。ステップ52におけるこれらの指定は、CADデータに基いて行うこともできる。これらのステップ51及び52は、図22に示すステップ1に対応し、入力回路情報を入力する。

[0071]

ステップ53は、ステップ41及び42を含み、図4に示すステップ3の一部 も行う。従って、ステップ53からは、入力回路情報に対する回路のルールチェ ック及び配線のトポロジチェックを行った結果が出力される。

[0072]

ステップ54は、ステップ53から出力される結果に基いて、入力回路情報を解析ネットモデル化すると共に、クロストークモデル化して、回路モデルを作成する。このステップ54は、図4に示すステップ7に対応する。

[0073]

ステップ55は、ステップ47,48,49からなる。ステップ47は、作成 された回路モデルを、回路シミュレータを用いて解析する。このステップ47は 、図4に示すステップ8に対応する。ステップ48は、回路シミュレータの解析結果に基いて、問題となるノイズ、即ち、許容範囲を超えるノイズが発生するか否かをチェックする。このようなノイズチェックは、回路シミュレータより出力される、例えば電子回路の配線を伝播する信号波形に存在するノイズを検出することで行う。又、ステップ49は、信号波形をチェックすることで、設計条件に合わない部分や、信号波形の異常箇所(エラー箇所)を検出することもできる。ステップ48は、図4に示すステップ9に対応する。

[0074]

ステップ49は、ノイズチェックの結果を分類してノイズ対策を絞り込んだり、 絞り込まれたノイズ対策をディスプレイ102に表示すると共に、アドバイスをディスプレイ102に表示する。ステップ49は、図4に示すステップ10及び11に対応する。従って、ステップ49は、設計条件とどのくらい合わないか、 どのような信号波形の異常がどのくらいの電圧及び時間で発生しているか等に基いて、アドバイスツリーを用いた分析結果をアドバイスとして出力する。アドバイスツリーの各枝の先には、信号波形の異常を改善するための最適解が用意されているので、ノイズを含む各種異常に対する最適解が自動的にアドバイスとして出力される。ステップ49の後、処理はステップ51へ戻り、オペレータは異常に対して出力されたアドバイスに応じて回路修正を行う。

[0075]

次に、ステップ41のルールチェックの判定内容及びステップ42の対応する アドバイスについて説明する。尚、判定内容及び対応するアドバイスは、以下の ものに限定されるものではないことは言うまでもない。判定内容に対応するアド バイスは、例えばメモリ部202に格納されている。

[0076]

例えば、判定内容が、「着目ドライバに接続されていない(浮いている)素子やパターンがないこと」であると、判定結果がNOの場合の対応するアドバイスは、「浮いている素子やパターを削除」である。判定内容が、「ループパターンがないこと」であると、判定結果がNOの場合の対応するアドバイスは、「ループを削除」である。判定内容が、「アンテナパターンがないこと」であると、判

定結果がNOの場合の対応するアドバイスは、「アンテナを削除」である。判定内容が、「ネットが電源又は接地に直結していないこと」であると、判定結果がNOの場合の対応するアドバイスは、「ネットに直結している電源又は接地を削除」である。判定内容が、「1個以上のレシーバがあること」であると、判定結果がNOの場合の対応するアドバイスは、「レシーバの追加」である。判定内容が、「1個以上のドライバになり得る素子があること」であると、判定結果がNOの場合の対応するアドバイスは、「ドライバの追加」である。更に、判定内容が、「負荷数チェック:推奨負荷数を満足すること」であると、判定結果がNOの場合の対応するアドバイスは、「駆動能力の強いドライバに変更、又は、負荷数を推奨負荷数より減らす」である。

[0077]

次に、ステップ43のトポロジチェックの判定内容及びステップ44の対応するアドバイスについて説明する。尚、判定内容及び対応するアドバイスは、以下のものに限定されるものではないことは言うまでもない。判定内容に対応するアドバイスは、例えばメモリ部202に格納されている。

[0078]

図24は、片方向伝送の場合の負荷集中型の配線トポロジを示す図である。このような負荷集中型の場合、例えば判定内容が、「1:1型の片方向伝送の場合、直列抵抗の数が1個以下である」であると、判定結果がNOの場合の対応するアドバイスは、「直列抵抗が余分にある場合、ダンピング抵抗が冗長なのでドライバ最寄の直列抵抗を残して他の抵抗は削除する」である。又、判定内容が、「1:n型の片方向伝送の場合、着目ドライバから最初の分岐との間の直列抵抗の数が1個以下である」であると、判定結果がNOの場合の対応するアドバイスは、「直列抵抗が余分にある場合、ダンピング抵抗が冗長なのでドライバ最寄の直列抵抗を残して他の抵抗は削除する」である。

[0079]

図25は、片方向伝送の場合のスター型の配線トポロジを示す図である。同図中、(a),(b)はいずれもスター型の配線トポロジを示す。これらのようなスター型の場合、例えば判定内容が、「各分岐後のダンピング抵抗の数は1個以

下である」であると、判定結果がNOの場合の対応するアドバイスは、「分岐後のダンピング抵抗が2個以上ある場合、ダンピング抵抗の数を1個にそろえる」である。

[0080]

図26は、片方向伝送の場合のいもづる型の配線トポロジを示す図である。同図中、(a),(b)はいずれもいもづる型の配線トポロジを示す。同図(a)のようないもづる型の場合、例えば判定内容が、「着目ドライバから最初の分岐との間のダンピング抵抗は1個以下である」であると、判定結果がNOの場合の対応するアドバイスは、「直列抵抗が余分にある場合、ダンピング抵抗が冗長なのでドライバ最寄の直列抵抗を残して他の抵抗は削除する」である。又、同図(b)のようないもづる型の場合、例えば判定内容が「主線から分岐した配線の線長が所定の式を満たす」であると、判定結果がNOの場合の対応するアドバイスは、「判定内容を満たさない場合、配線の線長を所定の長さ以下にする」である

[0081]

上記第8及び第9実施例によれば、入力回路情報に対して段階的にチェックを 行い、エラーが見つかった場合には適切なアドバイスを出力することで、早い段 階でエラーを見つけてオペレータに回路修正を促すことができるので、回路修正 の時間を効率的に短縮可能となる。

[0082]

本発明は、以下に付記する発明をも包含するものである。

[0083]

(付記1) 対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出ステップと、

該入力回路情報と該推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定ステップとを含むことを特徴とする、ノイズ対策決定方法。

[0084]

(付記2) 前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、

該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の 配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在す るか否かをチェックするシミュレーション・チェックステップと、

ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込みステップとを更に含むことを特徴とする、(付記1)記載のノイズ対策決定方法。

[0085]

(付記3) 前記推奨回路情報算出ステップは、前記回路の正常動作を保証する最小電圧VIH-1と最大電圧VIH-2に基き、該回路の受信側入力波形の1回目の立ち上がり電圧が最小電圧VIH-1と等しくなるダンピング抵抗値を最大値とし、受信側入力波形の1回目の立ち上がり電圧が最大電圧VIH-2と等しくなるダンピング抵抗値を最小値として、該ダンピング抵抗値の範囲を推奨回路情報として出力することを特徴とする、(付記1)記載のノイズ対策決定方法。

[0086]

(付記4) 前記推奨回路情報算出ステップは、リングバック時の電圧が前記最小電圧VIH-1と等しくなるダンピング抵抗値と、求められた前記ダンピング抵抗値の最小値とを比較し、大きい方の値をダンピング抵抗値の最小値として出力することを特徴とする、(付記3)記載のノイズ対策決定方法。

[0087]

(付記5) 前記回路を構成する部品ピンの位置と配線トポロジとに基いて決定されるマンハッタン長を配線長として含む入力回路情報を出力する回路情報出力ステップを更に含むことを特徴とする、(付記1)記載のノイズ対策決定方法

[0088]

(付記6) 前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、

該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の 配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在す るか否かをチェックするシミュレーション・チェックステップと、

該回路モデル作成ステップ及び該シミュレーション・チェックステップを複数 の配線トポロジを用いて繰り返し、ノイズチェックの結果から最適な配線トポロ ジを決定して前記回路情報出力ステップで用いることで、前記ノイズ対策決定ス テップで該最適な配線トポロジをノイズ対策として決定することを特徴とする、

(付記5)記載のノイズ対策決定方法。

[0089]

(付記7) 前記ノイズ対策の決定後に、解析対象となる着目ネットの回路情報と着目ネットに隣接する隣接ネットの回路情報とからなる入力回路情報のシミュレーションモデルを作成する回路モデル作成ステップと、

該シミュレーションモデルを用いて回路シミュレーションを行い、該着目ネットを伝播する信号波形とクロストークノイズ波形を算出して合成することでノイズ合成波形を求め、該ノイズ合成波形に基いて許容範囲を超えるノイズが存在するか否かをチェックするシミュレーション・チェックステップと、

ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込みステップとを更に含むことを特徴とする、(付記1)記載のノイズ対策決定方法。

[0090]

(付記8) 前記回路モデル作成ステップは、前記近接ネットの回路情報が、前記着目ネットと同一構成のネットが一定のパターンギャップで隣接しているものとしてシミュレーションモデルを作成することを特徴とする、(付記7)記載のノイズ対策決定方法。

[0091]

(付記9) 該回路モデル作成ステップ及び該シミュレーション・チェックス テップをパターンギャップを変更しながら繰り返し、ノイズチェックの結果から ノイズが許容範囲を超えない最小のパターンギャップを求め、前記ノイズ対策決 定ステップで該最小のパターンギャップをノイズ対策として決定することを特徴 とする、(付記5)記載のノイズ対策決定方法。

[0092]

(付記10) 対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出手段と、

該入力回路情報と該推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定手段とを備えたことを特徴とする、ノイズ対策決定装置。

[0093]

(付記11) 前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成手段と、

該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の 配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在す るか否かをチェックするシミュレーション・チェック手段と、

ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込み手段とを更に備えたことを特徴とする、(付記10)記載のノイズ対策決定装置。

[0094]

(付記12) 前記推奨回路情報算出手段は、前記回路の正常動作を保証する最小電圧VIH-1と最大電圧VIH-2に基き、該回路の受信側入力波形の1回目の立ち上がり電圧が最小電圧VIH-1と等しくなるダンピング抵抗値を最大値とし、受信側入力波形の1回目の立ち上がり電圧が最大電圧VIH-2と等しくなるダンピング抵抗値を最小値として、該ダンピング抵抗値の範囲を推奨回路情報として出力することを特徴とする、(付記10)記載のノイズ対策決定装置。

[0095]

(付記13) 前記推奨回路情報算出手段は、リングバック時の電圧が前記最小電圧VIH-1と等しくなるダンピング抵抗値と、求められた前記ダンピング抵抗値の最小値とを比較し、大きい方の値をダンピング抵抗値の最小値として出

力することを特徴とする、(付記12)記載のノイズ対策決定装置。

[0096]

(付記14) 前記回路を構成する部品ピンの位置と配線トポロジとに基いて決定されるマンハッタン長を配線長として含む入力回路情報を出力する回路情報出力手段を更に備えたことを特徴とする、(付記10)記載のノイズ対策決定装置。

[0097]

(付記15) 前記ノイズ対策の決定後に、前記入力回路情報のシミュレーションモデルを作成する回路モデル作成手段と、

該シミュレーションモデルを用いて回路シミュレーションを行い、前記回路の 配線を伝播する信号波形を算出して信号波形に許容範囲を超えるノイズが存在す るか否かをチェックするシミュレーション・チェック手段と、

該回路モデル作成手段及び該シミュレーション・チェック手段の処理を複数の 配線トポロジを用いて繰り返し、ノイズチェックの結果から最適な配線トポロジ を決定して前記回路情報出力手段で用いることで、前記ノイズ対策決定手段で該 最適な配線トポロジをノイズ対策として決定することを特徴とする、(付記14) 記載のノイズ対策決定装置。

[0098]

(付記16) 前記ノイズ対策の決定後に、解析対象となる着目ネットの回路情報と着目ネットに隣接する隣接ネットの回路情報とからなる入力回路情報のシミュレーションモデルを作成する回路モデル作成手段と、

該シミュレーションモデルを用いて回路シミュレーションを行い、該着目ネットを伝播する信号波形とクロストークノイズ波形を算出して合成することでノイズ合成波形を求め、該ノイズ合成波形に基いて許容範囲を超えるノイズが存在するか否かをチェックするシミュレーション・チェック手段と、

ノイズチェックの結果存在するノイズを分類して、決定されたノイズ対策をノイズに関係する部分のみに絞り込むノイズ対策絞り込み手段とを更に備えたことを特徴とする、(付記10)記載のノイズ対策決定装置。

[0099]

(付記17) 前記回路モデル作成手段は、前記近接ネットの回路情報が、前記着目ネットと同一構成のネットが一定のパターンギャップで隣接しているものとしてシミュレーションモデルを作成することを特徴とする、(付記16)記載のノイズ対策決定装置。

[0100]

(付記18) 該回路モデル作成手段及び該シミュレーション・チェック手段の処理をパターンギャップを変更しながら繰り返し、ノイズチェックの結果からノイズが許容範囲を超えない最小のパターンギャップを求め、前記ノイズ対策決定手段で該最小のパターンギャップをノイズ対策として決定することを特徴とする、(付記14)記載のノイズ対策決定装置。

[0101]

(付記19) コンピュータにノイズ対策を決定させるプログラムを格納した コンピュータ読み取り可能な記憶媒体であって、

コンピュータに、対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を 算出させる推奨回路情報算出手順と、

コンピュータに、該入力回路情報と該推奨回路情報との比較し、異なる部分の 推奨回路情報をノイズ対策として決定させるノイズ対策決定手順とを行わせることを特徴とする、記憶媒体。

[0102]

(付記20) 前記入力回路情報に対して、回路のルールチェック及び配線のトポロジチェックのうち、少なくとも一方を行うチェックステップを更に含むことを特徴とする、(付記1)記載のノイズ対策決定方法。

[0103]

(付記21) 前記チェックステップのチェック結果に基いたアドバイスを 出力するアドバイスステップを更に含むことを特徴とする、(付記20)記載の ノイズ対策決定方法。

[0104]

(付記22) 前記アドバイスステップが出力するアドバイスに基いて、前

記入力回路情報を修正するステップを更に含むことを特徴とする、(付記21) 記載のノイズ対策決定方法。

[0105]

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは、言うまでもない。

[0106]

【発明の効果】

本発明によれば、ノイズ対策を決定する際に回路シミュレータの実行を最小限に抑えることが可能で、設計工程に手作業で繰り返す後戻り処理が必要な部分を発生することなく高速にノイズ対策を決定することのできるノイズ対策決定方法及び装置並びに記憶媒体を実現できる。

【図面の簡単な説明】

【図1】

本発明の第1実施例において本発明が適用されるコンピュータシステムを示す 斜視図である。

【図2】

コンピュータシステムの本体部内の要部の構成を説明するブロック図である。

【図3】

第1実施例におけるCPUのノイズ対策決定処理を説明するためのフローチャートである。

【図4】

第2実施例におけるCPUのノイズ対策決定処理を説明するためのフローチャートである。

【図5】

入力回路情報を説明する図である。

【図6】

1回目の立ち上がり電圧と、回路の最大電圧,最小電圧との関係を示す図である。

【図7】

リングバック時の電圧と回路の最小電圧との関係を示す図である。

【図8】

第3実施例におけるCPUのノイズ対策決定処理を説明するためのフローチャートである。

【図9】

配線の引き回しを行わずに I /Oバッファの配置位置を入力する場合を示す図である。

【図10】

第4実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決 定処理を説明するためのフローチャートである。

【図11】

第5実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決 定処理を説明するためのフローチャートである。

【図12】

着目ネットと隣接ネットの回路情報を説明する図である。

【図13】

第6実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決 定処理を説明するためのフローチャートである。

【図14】

着目ネットと隣接ネットの回路情報を説明する図である。

【図15】

第7実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決 定処理を説明するためのフローチャートである。

【図16】

入力回路情報を示す図である。

【図17】

図16に示す入力回路情報に対する推奨回路情報を示す図である。

【図18】

入力回路情報を示す図である。

【図19】

図18に示す入力回路情報に対する推奨回路情報を示す図である。

【図20】

入力回路情報を示す図である。

【図21】

図20に示す入力回路情報に対する推奨回路情報を示す図である。

【図22】

第8実施例におけるCPUのノイズ対策決定処理を説明するためのフローチャートである。

【図23】

第9実施例におけるCPUのノイズ対策決定処理を説明するためのフローチャートである。

【図24】

片方向伝送の場合の負荷集中型の配線トポロジを示す図である。

【図25】

片方向伝送の場合のスター型の配線トポロジを示す図である。

【図26】

片方向伝送の場合のいもづる型の配線トポロジを示す図である。

【符号の説明】


- 100 コンピュータシステム
- 101 本体部
- 102 ディスプレイ
- 103 キーボード
- 104 マウス
- 201 CPU
- 202 メモリ部

【書類名】

図面


【図1】

本発明の第1実施例において本発明が適用されるコンピュータシステムを示す斜視図




【図2】

コンピュータシステムの本体部内の 要部の構成を説明するブロック図




【図3】

第1実施例におけるCPUのノイズ対策決定処理 を説明するためのフローチャート




【図4】

第2実施例におけるCPUのノイズ対策決定処理 を説明するためのフローチャート




【図5】

入力回路情報を説明する図




【図6】

1回目の立ち上がり電圧と、回路の最大電圧、 最小電圧との関係を示す図




【図7】

リングバック時の電圧と回路の最小電圧との関係を示す図




【図8】

第3実施例におけるCPUのノイズ対策決定処理 を説明するためのフローチャート




【図9】

配線の引き回しを行わずに I / O パッファ の配置位置を入力する場合を示す図




【図10】

第4実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決定処理を説明するためのフローチャート




【図11】

第5実施例が適用されるコンピュータシステムにおけるCPU のノイズ対策決定処理を説明するためのフローチャート




【図12】

着目ネットと隣接ネットの回路情報を説明する図




【図13】

第6実施例が適用されるコンピュータシステムにおけるCPU のノイズ対策決定処理を説明するためのフローチャート




【図14】

着目ネットと隣接ネットの回路情報を説明する図



【図15】


第7実施例が適用されるコンピュータシステムにおけるCPUのノイズ対策決定処理を説明するためのフローチャート



【図16】

入力回路情報を示す図


記線トポロジ : 負荷集中型記線パターンの特性インピーダンス : Z₀=60 Q記線パターンの伝送遅延時間 : T_d=7.0ns/m



【図17】

図16に示す入力回路情報に対する推奨回路情報を示す図


配線トポロジ : 負荷集中型配線パターンの特性インピーダンス : Z₀=60 Ω配線パターンの伝送遅延時間 : T_a=7.0ns/m



【図18】

入力回路情報を示す図


記線トポロジ : スター型 記線パターンの特性インピーダンス : Z₀=60Ω 記線パターンの伝送遅延時間 : T_a=7.0ns/m



【図19】

図18に示す入力回路情報に対する推奨回路情報を示す図

配線トポロジ : 負荷集中型 配線パターンの特性インピーダンス : 2₀=60 Ω 配線パターンの伝送遅延時間 : T_d=7.0ns/m




【図20】

入力回路情報を示す図

配線トポロジ : スタ一型 **配線パターンの特性インピーダンス** : Z₀=60 Ω


配線パターンの伝送遅延時間 : T_d=7.0ns/m



【図21】


図20に示す入力回路情報に対する推奨回路情報を示す図

配線トポロジ : 負荷集中型配線パターンの特性インピーダンス : Z₀=60 Q配線パターンの伝送連延時間 : T_d=7.0ns/m




【図22】

第8実施例におけるCPUのノイズ対策決定処理を 説明するためのフローチャート




【図23】

第9実施例におけるCPUのノイズ対策決定処理を 説明するためのフローチャート




【図24】

片方向伝送の場合の負荷集中型の配線トポロジを示す図




【図25】


片方向伝送の場合のスター型の配線トポロジを示す図



【図26】

片方向伝送の場合のいもづる型の配線トポロジを示す図





【書類名】 要約書

【要約】

【課題】 本発明はノイズ対策決定方法及び装置並びに記憶媒体に関し、ノイズ 対策を決定する際に回路シミュレータの実行を最小限に抑えることが可能で、設 計工程に手作業で繰り返す後戻り処理が必要な部分を発生することなく高速にノ イズ対策を決定することのできるノイズ対策決定方法及び装置並びに記憶媒体を 提供することことを目的とする。

【解決手段】 対象となる回路のうち、少なくとも1つのネット分の入力回路情報に基いて、計算式によりノイズが最小となると考えられる推奨回路情報を算出する推奨回路情報算出ステップと、入力回路情報と推奨回路情報との比較し、異なる部分の推奨回路情報をノイズ対策として決定するノイズ対策決定ステップとを含むように構成する。

【選択図】 図3

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社